“HBM·낸드 모두 위로 쌓는다” 삼성전자, 차세대 3차원 메모리 공개

美 ‘FMS 2026’ 기조연설서 AI 메모리 비전 제시
수직 적층 적용 ‘zHBM’·‘z낸드-O’ 모형 첫 선봬
zHBM, 가속기 위에 HBM 올려 데이터 처리속도 대폭 단축
HBM5 대비 성능 최대 8배 향상
z낸드-O, 성능·전력효율 강화로 온디바이스 AI 겨냥
업계 최초 400단 이상 10세대 V-낸드도 발표
HBM5 성과도 공개 “HBM4E보다 성능 2배 강화”


김경륜 삼성전자 D램개발실 상무가 4일(현지시간) 미국 캘리포니아주 샌타클래라 컨벤션센터에서 열린 ‘FMS 2026’에서 ‘zHBM’을 소개하고 있다. [삼성전자 제공]


[헤럴드경제=김현일 기자] 미래 인공지능(AI) 시대를 공략할 삼성전자의 메모리 신무기가 대거 베일을 벗었다. AI 인프라가 요구하는 메모리 성능이 갈수록 고도화하는 가운데 삼성전자는 메모리 구조 전반을 새롭게 설계하는 혁신을 택했다.

D램과 낸드플래시 모두 수직으로 쌓아올리는 3차원(3D) 방식을 적용해 메모리 성능과 전력효율을 한층 끌어올리고, 데이터 병목까지 해결하겠다는 전략이다.

삼성전자는 4일(현지시간) 미국 캘리포니아주 샌타클래라 컨벤션센터에서 막을 올린 ‘FMS 2026’에서 고대역폭메모리(HBM)의 뒤를 이을 ‘zHBM’과 ‘z낸드-O’ 모형을 업계 최초로 공개했다.

이진엽 플래시개발실 부사장과 김경륜 D램개발실 상무는 이날 기조연설에서 zHBM, z낸드-O 등을 기반으로 AI 시스템의 성능과 전력효율을 극대화하는 삼성전자의 기술력을 강조했다.

가속기 위에 올라간 HBM…AI 학습·추론 더 빨라진다



HBM의 대안으로 제시한 zHBM은 기존과는 완전히 다른 구조를 택했다. zHBM은 AI 가속기(xPU) 옆에 고대역폭메모리(HBM)를 연결하는 기존 방식에서 벗어나 AI 가속기 위에 HBM을 직접 적층하는 아키텍처다. 가로·세로(X·Y축)의 2차원에서 벗어나 3차원인 높이(Z축)를 활용했다는 의미에서 앞에 ‘z’를 붙였다.

이를 활용하면 가속기와 메모리 사이를 오가는 데이터 이동거리는 그만큼 줄어든다. 덕분에 대규모 AI 모델의 학습과 추론에 걸리는 데이터 처리 속도를 크게 단축할 수 있다.

삼성전자는 AI 모델 크기가 커질수록 메모리와 프로세서 사이를 오가는 데이터가 급격히 늘고 있는 점에 주목하며 두 장치 간 거리를 줄이는 데 집중했다.

김경륜 상무는 “zHBM이 적용된 차세대 인터페이스 시스템은 HBM5보다 최대 8배 높은 성능을 제공한다”며 “HBM5 대비 전성비(전력 대비 성능)를 최대 3배 향상시키고 열 저항은 50% 이상 낮춰 고용량·고대역폭 시스템의 안정성과 전력효율을 극대화한다”고 설명했다.

고객 맞춤형 설계가 가능한 것도 강점이다. 메모리와 GPU(그래픽처리장치) 사이에 맞춤형 IP(특정 기능을 회로로 구현한 설계 블록)를 추가해 메모리 용량 확장 및 AI 가속기 성능 강화를 꾀할 수 있다.

온디바이스 AI 겨냥 차세대 낸드 ‘z낸드-O’ 공개


이진엽 삼성전자 플래시개발실 부사장이 4일(현지시간) 미국 캘리포니아주 샌타클래라 컨벤션센터에서 열린 ‘FMS 2026’에서 ‘z낸드-O’를 소개하고 있다. [삼성전자 제공]


삼성전자는 D램뿐만 아니라 낸드플래시에도 3차원 수직 적층 방식을 적용해 성능과 전력효율을 강화했다. 이번에 공개한 차세대 낸드플래시 z낸드-O는 스마트폰과 PC 내에서 AI 기능을 직접 실행하는 온디바이스 AI 환경을 겨냥한 제품이다.

스마트 기기가 클라우드 서버를 거치지 않고 자체적으로 AI 연산을 하려면 대량의 데이터를 저장하는 고용량 낸드가 필수적이다.

삼성전자는 이러한 요구를 반영해 V(Vertical)-낸드의 ‘수직 적층기술’과 ‘실리콘전통관극(TSV) 기술’로 4단·8단 반도체 칩을 3D 패키징한 z낸드-O를 대안으로 제시했다.

제한된 면적에서도 여러 개의 칩을 수직으로 쌓아올리는 만큼 공간 효율이 더 높아진다. 또한, 데이터 로딩 대역폭과 응답속도를 한층 높여 실시간 대규모 데이터 처리가 요구되는 환경에서 고성능을 발휘한다.

400단 이상 10세대 V낸드 첫선…AI 시대 고용량 고민 해결


삼성전자가 4일(현지시간) 미국 캘리포니아주 샌타클래라 컨벤션센터에서 열린 ‘FMS 2026’에서 공개한 400단 이상의 10세대 V-낸드 모형. [삼성전자 제공]


삼성전자는 이날 기조연설에서 업계 최초로 400단 이상의 10세대 V-낸드 ‘V10 BV-낸드’도 선보였다.

AI 시대 저장해야 하는 데이터의 양이 빠르게 증가하면서 반도체 업계에서는 낸드의 용량을 최대한 늘리는 것이 과제로 꼽힌다. 이를 위해 셀을 수직으로 쌓아 최대 용량을 확보하는 3차원 적층 경쟁이 한창이다.

지난 2002년부터 낸드 시장 1위를 지키고 있는 삼성전자는 업계 최초로 V낸드 양산에 성공하면서 평면에서 수직으로의 기술 혁신을 주도해왔다.


이번에 선보인 V10 BV-낸드는 두 장 이상의 웨이퍼를 수직으로 붙이는 ‘웨이퍼 본딩 기술’과 셀을 3개의 스택으로 나눠 제조한 뒤 수직으로 쌓는 ‘3 스택 기술’을 적용했다.

기존에는 메모리 셀과 주변 회로를 하나의 웨이퍼에서 함께 제조했다면 이번 V10 BV-낸드는 각각 별도의 웨이퍼에서 제작한 뒤 정밀하게 접합하는 방식을 택했다.

그 결과 메모리 집적도는 9세대 제품보다 약 58% 높아져 같은 면적에 더 많은 데이터를 저장할 수 있게 됐다. 데이터 읽기·쓰기 속도도 45% 더 빨라졌다. 데이터 송수신 속도를 가리키는 I/O(입출력) 속도도 9세대보다 33% 향상돼 고성능·고용량 낸드 시장에 최적화된 경쟁력을 확보했다.

HBM5 성과도 공개…“HBM4E 대비 성능 2배 강화”


삼성전자가 4일(현지시간) 미국 캘리포니아주 샌타클래라 컨벤션센터에서 열린 ‘FMS 2026’에서 공개한 ‘zHBM’ 모형. [삼성전자 제공]


삼성전자는 이번 전시회에서 7세대 고대역폭 메모리 HBM4E가 적용된 차세대 AI 플랫폼과 웨이퍼를 전시했다. 아울러 현재 개발 중인 8세대 HBM5 모형과 함께 주요 성과도 공개했다. 김 상무는 HBM5의 성능이 HBM4E 대비 2배 높아졌으며 열 저항은 20% 감소했다고 발표했다.

삼성전자는 HBM5부터 자체 파운드리 2나노(㎚) 공정을 기반으로 베이스 다이를 만든다. 현재 양산 중인 HBM4와 샘플 공급단계에 있는 HBM4E의 베이스 다이는 4나노 공정을 활용해 만들어졌다.

또한, 차세대 열 관리 기술인 ‘HPB(Heat Path Block)’를 채택하며 HBM5의 성능 향상을 꾀하고 있다. HPB는 HBM 코어 다이 측면에 열 방출 구조를 추가해 발열제어 성능을 한층 강화한 기술이다.

삼성전자는 HBM4E를 기반으로 HPB 구현 및 검증을 완료한 뒤 HBM5부터 이를 본격 적용할 예정이다. 향후 고객사 일정에 맞춰 적기 공급한다는 계획이다.